ມີຄຳຖາມບໍ?ໂທຫາພວກເຮົາ:+86 13902619532

ການແນະນໍາສະເພາະ PCIe 5.0

  • ການແນະນໍາສະເພາະ PCIe 5.0

ຂໍ້ມູນຈໍາເພາະ PCIe 4.0 ໄດ້ສໍາເລັດໃນປີ 2017, ແຕ່ມັນບໍ່ໄດ້ຮັບການສະຫນັບສະຫນູນຈາກເວທີຜູ້ບໍລິໂພກຈົນກ່ວາຊຸດ 7nm Rydragon 3000 ຂອງ AMD, ແລະໃນເມື່ອກ່ອນມີພຽງແຕ່ຜະລິດຕະພັນເຊັ່ນ supercomputing, ການເກັບຮັກສາຄວາມໄວສູງລະດັບວິສາຫະກິດ, ແລະອຸປະກອນເຄືອຂ່າຍທີ່ໃຊ້ເຕັກໂນໂລຢີ PCIe 4.0.ເຖິງແມ່ນວ່າເຕັກໂນໂລຊີ PCIe 4.0 ຍັງບໍ່ທັນໄດ້ຖືກນໍາໃຊ້ໃນຂະຫນາດໃຫຍ່, ອົງການ PCI-SIG ໄດ້ພັດທະນາໄວຂຶ້ນ PCIe 5.0, ອັດຕາສັນຍານໄດ້ເພີ່ມຂຶ້ນສອງເທົ່າຈາກ 16GT / s ປະຈຸບັນເປັນ 32GT / s, ແບນວິດສາມາດບັນລຸ 128GB /. s, ແລະສະບັບ 0.9/1.0 ສະເພາະໄດ້ຖືກສໍາເລັດ.v0.7 ຂໍ້ຄວາມມາດຕະຖານ PCIe 6.0 ໄດ້ຖືກສົ່ງໄປຫາສະມາຊິກ, ແລະການພັດທະນາມາດຕະຖານແມ່ນຢູ່ໃນການຕິດຕາມ.ອັດຕາ PIN ຂອງ PCIe 6.0 ໄດ້ເພີ່ມຂຶ້ນເປັນ 64 GT/s, ເຊິ່ງແມ່ນ 8 ເທົ່າຂອງ PCIe 3.0, ແລະແບນວິດໃນຊ່ອງ x16 ສາມາດໃຫຍ່ກວ່າ 256GB/s.ໃນຄໍາສັບຕ່າງໆອື່ນໆ, ຄວາມໄວໃນປະຈຸບັນຂອງ PCIe 3.0 x8 ຕ້ອງການພຽງແຕ່ຫນຶ່ງຊ່ອງ PCIe 6.0 ເພື່ອບັນລຸ.ເທົ່າທີ່ v0.7 ກ່ຽວຂ້ອງ, PCIe 6.0 ໄດ້ບັນລຸລັກສະນະສ່ວນໃຫຍ່ທີ່ປະກາດໄວ້ໃນຕອນຕົ້ນ, ແຕ່ການບໍລິໂພກພະລັງງານຍັງປັບປຸງຕື່ມອີກ.d, ແລະມາດຕະຖານໄດ້ນໍາສະເຫນີໃຫມ່ເຄື່ອງມືການຕັ້ງຄ່າພະລັງງານ L0p.ແນ່ນອນ, ຫຼັງຈາກການປະກາດໃນປີ 2021, PCIe 6.0 ສາມາດມີຢູ່ໃນການຄ້າໃນປີ 2023 ຫຼື 2024 ໃນໄວທີ່ສຸດ.ຕົວຢ່າງ, PCIe 5.0 ໄດ້ຮັບການອະນຸມັດໃນປີ 2019, ແລະມັນພຽງແຕ່ໃນປັດຈຸບັນທີ່ມີກໍລະນີຄໍາຮ້ອງສະຫມັກ.

DC58LV()B[67LJ}CQ$QJ))F

 

 

ເມື່ອປຽບທຽບກັບຂໍ້ກໍານົດມາດຕະຖານທີ່ຜ່ານມາ, ຂໍ້ມູນຈໍາເພາະ PCIe 4.0 ມາຂ້ອນຂ້າງຊ້າ.ຂໍ້ມູນຈໍາເພາະ PCIe 3.0 ໄດ້ຖືກນໍາສະເຫນີໃນປີ 2010, 7 ປີຫຼັງຈາກການນໍາ PCIe 4.0, ດັ່ງນັ້ນຊີວິດຂອງ PCIe 4.0 ສະເພາະອາດຈະສັ້ນ.ໂດຍສະເພາະ, ຜູ້ຂາຍບາງຄົນໄດ້ເລີ່ມອອກແບບອຸປະກອນຊັ້ນທາງດ້ານຮ່າງກາຍ PCIe 5.0 PHY.

ອົງການຈັດຕັ້ງ PCI-SIG ຄາດວ່າທັງສອງມາດຕະຖານຈະຢູ່ຮ່ວມກັນເປັນບາງເວລາ, ແລະ PCIe 5.0 ສ່ວນໃຫຍ່ແມ່ນໃຊ້ສໍາລັບອຸປະກອນທີ່ມີປະສິດທິພາບສູງທີ່ມີຄວາມຕ້ອງການຜ່ານທີ່ສູງຂຶ້ນ, ເຊັ່ນ Gpus ສໍາລັບ AI, ອຸປະກອນເຄືອຂ່າຍ, ແລະອື່ນໆ, ຊຶ່ງຫມາຍຄວາມວ່າ PCIe 5.0 ແມ່ນ. ມີແນວໂນ້ມທີ່ຈະປາກົດຢູ່ໃນສູນຂໍ້ມູນ, ເຄືອຂ່າຍ, ແລະສະພາບແວດລ້ອມ HPC.ອຸປະກອນທີ່ມີຄວາມຕ້ອງການແບນວິດໜ້ອຍ, ເຊັ່ນ: ເດັສທັອບ, ສາມາດໃຊ້ PCIe 4.0.

 SY3NGO6)N1YSXLR3_KW~$3C 

 

 

ສໍາລັບ PCIe 5.0, ອັດຕາສັນຍານໄດ້ເພີ່ມຂຶ້ນຈາກ PCIe 4.0′s 16GT/s ເປັນ 32GT/s, ຍັງໃຊ້ການເຂົ້າລະຫັດ 128/130, ແລະແບນວິດ x16 ໄດ້ເພີ່ມຂຶ້ນຈາກ 64GB/s ເປັນ 128GB/s.

ນອກເຫນືອຈາກການເພີ່ມແບນວິດສອງເທົ່າ, PCIe 5.0 ນໍາເອົາການປ່ຽນແປງອື່ນໆ, ການປ່ຽນແປງການອອກແບບໄຟຟ້າເພື່ອປັບປຸງຄວາມສົມບູນຂອງສັນຍານ, ຄວາມເຂົ້າກັນໄດ້ກັບ PCIe, ແລະອື່ນໆອີກ.ນອກຈາກນັ້ນ, PCIe 5.0 ໄດ້ຖືກອອກແບບດ້ວຍມາດຕະຖານໃຫມ່ທີ່ຫຼຸດຜ່ອນເວລາ latency ແລະການຫຼຸດຜ່ອນສັນຍານໃນໄລຍະທາງໄກ.

ອົງການຈັດຕັ້ງ PCI-SIG ຄາດວ່າຈະສໍາເລັດສະບັບ 1.0 ຂອງສະເປັກໃນ Q1 ປີນີ້, ແຕ່ພວກເຂົາສາມາດພັດທະນາມາດຕະຖານ, ແຕ່ພວກເຂົາບໍ່ສາມາດຄວບຄຸມເວລາທີ່ອຸປະກອນ terminal ຖືກນໍາສະເຫນີໃນຕະຫຼາດ, ແລະຄາດວ່າ PCIe 5.0 ທໍາອິດ. ອຸປະກອນຈະເປີດຕົວໃນປີນີ້, ແລະຜະລິດຕະພັນເພີ່ມເຕີມຈະປາກົດໃນປີ 2020. ຢ່າງໃດກໍຕາມ, ຄວາມຕ້ອງການສໍາລັບຄວາມໄວສູງໄດ້ກະຕຸ້ນໃຫ້ຮ່າງກາຍມາດຕະຖານເພື່ອກໍານົດການຜະລິດຕໍ່ໄປຂອງ PCI Express.ເປົ້າຫມາຍຂອງ PCIe 5.0 ແມ່ນການເພີ່ມຄວາມໄວຂອງມາດຕະຖານໃນໄລຍະເວລາທີ່ສັ້ນທີ່ສຸດ.ດັ່ງນັ້ນ, PCIe 5.0 ຖືກອອກແບບມາເພື່ອພຽງແຕ່ເພີ່ມຄວາມໄວໃຫ້ກັບມາດຕະຖານ PCIe 4.0 ໂດຍບໍ່ມີຄຸນສົມບັດໃຫມ່ທີ່ສໍາຄັນອື່ນໆ.

ຕົວຢ່າງ, PCIe 5.0 ບໍ່ຮອງຮັບສັນຍານ PAM 4 ແລະພຽງແຕ່ປະກອບມີຄຸນສົມບັດໃຫມ່ທີ່ຈໍາເປັນເພື່ອເປີດໃຊ້ມາດຕະຖານ PCIe ເພື່ອຮອງຮັບ 32 GT/s ໃນເວລາສັ້ນທີ່ສຸດ.

 M_7G86}3T(L}UGP2R@1J588

ສິ່ງທ້າທາຍດ້ານຮາດແວ

ສິ່ງທ້າທາຍທີ່ສໍາຄັນໃນການກະກຽມຜະລິດຕະພັນເພື່ອສະຫນັບສະຫນູນ PCI Express 5.0 ຈະກ່ຽວຂ້ອງກັບຄວາມຍາວຂອງຊ່ອງທາງ.ອັດຕາສັນຍານໄວຂຶ້ນ, ຄວາມຖີ່ຂອງສັນຍານທີ່ສົ່ງຜ່ານກະດານ PC ສູງຂຶ້ນ.ສອງປະເພດຂອງຄວາມເສຍຫາຍທາງດ້ານຮ່າງກາຍຈໍາກັດຂອບເຂດທີ່ວິສະວະກອນສາມາດເຜີຍແຜ່ສັນຍານ PCIe:

· 1. ການຫຼຸດຜ່ອນຊ່ອງຫວ່າງ

· 2. ການສະທ້ອນທີ່ເກີດຂື້ນໃນຊ່ອງທາງເນື່ອງຈາກການຂັດຂວາງ impedance ໃນ pins, connectors, ໂດຍຜ່ານຮູແລະໂຄງສ້າງອື່ນໆ.

ສະເພາະ PCIe 5.0 ໃຊ້ຊ່ອງທີ່ມີ -36dB attenuation ທີ່ 16 GHz.ຄວາມຖີ່ 16 GHz ເປັນຕົວແທນຂອງຄວາມຖີ່ Nyquist ສໍາລັບ 32 GT/s ສັນຍານດິຈິຕອນ.ຕົວຢ່າງ, ເມື່ອສັນຍານ PCIe5.0 ເລີ່ມຕົ້ນ, ມັນອາດຈະມີແຮງດັນໄຟຟ້າສູງສຸດເຖິງສູງສຸດປົກກະຕິຂອງ 800 mV.ຢ່າງໃດກໍຕາມ, ຫຼັງຈາກຜ່ານຊ່ອງທາງ -36dB ແນະນໍາ, ໃດໆທີ່ຄ້າຍຄືກັບຕາເປີດແມ່ນສູນເສຍ.ພຽງແຕ່ໂດຍການໃຊ້ຄວາມສະເຫມີພາບຂອງເຄື່ອງສົ່ງສັນຍານ (de-accentuating) ແລະຄວາມສະເຫມີພາບຂອງຕົວຮັບ (ການປະສົມປະສານຂອງ CTLE ແລະ DFE) ສາມາດເຮັດໃຫ້ສັນຍານ PCIe5.0 ຜ່ານຊ່ອງທາງລະບົບແລະຖືກຕີຄວາມຫມາຍຢ່າງຖືກຕ້ອງໂດຍຜູ້ຮັບ.ລະດັບຄວາມສູງຕາຕໍາ່ສຸດທີ່ຄາດໄວ້ຂອງສັນຍານ PCIe 5.0 ແມ່ນ 10mV (post-equalization).ເຖິງແມ່ນວ່າມີເຄື່ອງສົ່ງສັນຍານຕ່ໍາທີ່ໃກ້ຈະສົມບູນແບບ, ການຫຼຸດຜ່ອນຄວາມກວ້າງຂອງສັນຍານຫຼຸດລົງເຖິງຈຸດທີ່ຄວາມເສຍຫາຍຂອງສັນຍານປະເພດອື່ນໆທີ່ເກີດຈາກການສະທ້ອນແລະ crosstalk ສາມາດປິດເພື່ອຟື້ນຟູຕາ.


ເວລາປະກາດ: ກໍລະກົດ-06-2023