- ການແນະນຳກ່ຽວກັບສະເປັກຂອງ PCIe 5.0
ສະເພາະ PCIe 4.0 ໄດ້ສຳເລັດໃນປີ 2017, ແຕ່ມັນບໍ່ໄດ້ຮັບການສະໜັບສະໜູນຈາກແພລດຟອມຜູ້ບໍລິໂພກຈົນກ່ວາຊຸດ 7nm Rydragon 3000 ຂອງ AMD, ແລະກ່ອນໜ້ານີ້ມີພຽງແຕ່ຜະລິດຕະພັນເຊັ່ນ: ຊຸບເປີຄອມພິວຕິ້ງ, ບ່ອນເກັບຂໍ້ມູນຄວາມໄວສູງລະດັບວິສາຫະກິດ, ແລະອຸປະກອນເຄືອຂ່າຍເທົ່ານັ້ນທີ່ໃຊ້ເທັກໂນໂລຢີ PCIe 4.0. ເຖິງແມ່ນວ່າເທັກໂນໂລຢີ PCIe 4.0 ຍັງບໍ່ທັນໄດ້ຖືກນຳໃຊ້ໃນຂອບເຂດກ້ວາງຂວາງ, ແຕ່ອົງການ PCI-SIG ໄດ້ພັດທະນາ PCIe 5.0 ທີ່ໄວຂຶ້ນມາດົນແລ້ວ, ອັດຕາສັນຍານໄດ້ເພີ່ມຂຶ້ນສອງເທົ່າຈາກ 16GT/s ໃນປະຈຸບັນເປັນ 32GT/s, ແບນວິດສາມາດບັນລຸ 128GB/s, ແລະສະເພາະລຸ້ນ 0.9/1.0 ໄດ້ສຳເລັດແລ້ວ. ຂໍ້ຄວາມມາດຕະຖານ PCIe 6.0 ລຸ້ນ v0.7 ໄດ້ຖືກສົ່ງໄປຫາສະມາຊິກ, ແລະການພັດທະນາມາດຕະຖານກຳລັງດຳເນີນໄປ. ອັດຕາການເຂົ້າລະຫັດຂອງ PCIe 6.0 ໄດ້ເພີ່ມຂຶ້ນເປັນ 64 GT/s, ເຊິ່ງສູງກວ່າ PCIe 3.0 ເຖິງ 8 ເທົ່າ, ແລະແບນວິດໃນຊ່ອງ x16 ສາມາດໃຫຍ່ກວ່າ 256GB/s. ເວົ້າອີກຢ່າງໜຶ່ງ, ຄວາມໄວໃນປະຈຸບັນຂອງ PCIe 3.0 x8 ຕ້ອງການພຽງຊ່ອງ PCIe 6.0 ດຽວເທົ່ານັ້ນ. ສຳລັບລຸ້ນ 0.7, PCIe 6.0 ໄດ້ບັນລຸຄຸນສົມບັດສ່ວນໃຫຍ່ທີ່ໄດ້ປະກາດໄວ້ໃນເບື້ອງຕົ້ນ, ແຕ່ການໃຊ້ພະລັງງານຍັງດີຂຶ້ນຕື່ມອີກ.d, ແລະມາດຕະຖານໄດ້ນຳສະເໜີອຸປະກອນການຕັ້ງຄ່າພະລັງງານ L0p ໃໝ່. ແນ່ນອນ, ຫຼັງຈາກການປະກາດໃນປີ 2021, PCIe 6.0 ສາມາດມີໃຫ້ບໍລິການທາງການຄ້າໄດ້ໄວທີ່ສຸດໃນປີ 2023 ຫຼື 2024. ຕົວຢ່າງ, PCIe 5.0 ໄດ້ຮັບການອະນຸມັດໃນປີ 2019, ແລະມັນເປັນພຽງແຕ່ດຽວນີ້ເທົ່ານັ້ນທີ່ມີກໍລະນີການນຳໃຊ້.
ເມື່ອປຽບທຽບກັບສະເປັກມາດຕະຖານກ່ອນໜ້ານີ້, ສະເປັກ PCIe 4.0 ມາຊ້າກວ່າປົກກະຕິ. ສະເປັກ PCIe 3.0 ໄດ້ຖືກນຳສະເໜີໃນປີ 2010, 7 ປີຫຼັງຈາກການນຳສະເໜີ PCIe 4.0, ສະນັ້ນອາຍຸການໃຊ້ງານຂອງສະເປັກ PCIe 4.0 ອາດຈະສັ້ນ. ໂດຍສະເພາະ, ຜູ້ຂາຍບາງຄົນໄດ້ເລີ່ມອອກແບບອຸປະກອນຊັ້ນທາງກາຍະພາບ PCIe 5.0 PHY.
ອົງການ PCI-SIG ຄາດວ່າມາດຕະຖານທັງສອງນີ້ຈະຢູ່ຮ່ວມກັນໄດ້ໄລຍະໜຶ່ງ, ແລະ PCIe 5.0 ສ່ວນໃຫຍ່ແມ່ນໃຊ້ສຳລັບອຸປະກອນປະສິດທິພາບສູງທີ່ມີຄວາມຕ້ອງການດ້ານປະລິມານຂໍ້ມູນສູງກວ່າ, ເຊັ່ນ: GPU ສຳລັບ AI, ອຸປະກອນເຄືອຂ່າຍ, ແລະອື່ນໆ, ຊຶ່ງໝາຍຄວາມວ່າ PCIe 5.0 ມີແນວໂນ້ມທີ່ຈະປາກົດຢູ່ໃນສູນຂໍ້ມູນ, ເຄືອຂ່າຍ, ແລະສະພາບແວດລ້ອມ HPC. ອຸປະກອນທີ່ມີຄວາມຕ້ອງການແບນວິດໜ້ອຍກວ່າ, ເຊັ່ນ: ຄອມພິວເຕີຕັ້ງໂຕະ, ສາມາດໃຊ້ PCIe 4.0 ໄດ້.
ສຳລັບ PCIe 5.0, ອັດຕາສັນຍານໄດ້ເພີ່ມຂຶ້ນຈາກ PCIe 4.0 ຢູ່ທີ່ 16GT/s ເປັນ 32GT/s, ຍັງໃຊ້ການເຂົ້າລະຫັດ 128/130, ແລະ ແບນວິດ x16 ໄດ້ເພີ່ມຂຶ້ນຈາກ 64GB/s ເປັນ 128GB/s.
ນອກເໜືອໄປຈາກການເພີ່ມແບນວິດສອງເທົ່າແລ້ວ, PCIe 5.0 ຍັງນຳເອົາການປ່ຽນແປງອື່ນໆມານຳ, ການປ່ຽນແປງການອອກແບບທາງໄຟຟ້າເພື່ອປັບປຸງຄວາມສົມບູນຂອງສັນຍານ, ຄວາມເຂົ້າກັນໄດ້ກັບ PCIe, ແລະອື່ນໆ. ນອກຈາກນັ້ນ, PCIe 5.0 ໄດ້ຖືກອອກແບບດ້ວຍມາດຕະຖານໃໝ່ທີ່ຫຼຸດຜ່ອນຄວາມໜ่วงເວລາ ແລະ ການຫຼຸດຄວາມອ່ອນໄຫວຂອງສັນຍານໃນໄລຍະທາງໄກ.
ອົງການ PCI-SIG ຄາດວ່າຈະສຳເລັດລຸ້ນ 1.0 ຂອງສະເປັກໃນໄຕມາດທີ 1 ຂອງປີນີ້, ແຕ່ພວກເຂົາສາມາດພັດທະນາມາດຕະຖານໄດ້, ແຕ່ພວກເຂົາບໍ່ສາມາດຄວບຄຸມເວລາທີ່ອຸປະກອນປາຍທາງຈະຖືກນຳສະເໜີສູ່ຕະຫຼາດ, ແລະຄາດວ່າອຸປະກອນ PCIe 5.0 ລຸ້ນທຳອິດຈະເປີດຕົວໃນປີນີ້, ແລະຜະລິດຕະພັນເພີ່ມເຕີມຈະປາກົດໃນປີ 2020. ຢ່າງໃດກໍຕາມ, ຄວາມຕ້ອງການຄວາມໄວສູງໄດ້ກະຕຸ້ນໃຫ້ອົງການມາດຕະຖານກຳນົດ PCI Express ລຸ້ນຕໍ່ໄປ. ເປົ້າໝາຍຂອງ PCIe 5.0 ແມ່ນເພື່ອເພີ່ມຄວາມໄວຂອງມາດຕະຖານໃນເວລາທີ່ສັ້ນທີ່ສຸດ. ດັ່ງນັ້ນ, PCIe 5.0 ຖືກອອກແບບມາເພື່ອເພີ່ມຄວາມໄວໃຫ້ກັບມາດຕະຖານ PCIe 4.0 ໂດຍບໍ່ມີຄຸນສົມບັດໃໝ່ທີ່ສຳຄັນອື່ນໆ.
ຕົວຢ່າງ, PCIe 5.0 ບໍ່ຮອງຮັບສັນຍານ PAM 4 ແລະປະກອບມີພຽງແຕ່ຄຸນສົມບັດໃໝ່ທີ່ຈຳເປັນເພື່ອເຮັດໃຫ້ມາດຕະຖານ PCIe ສາມາດຮອງຮັບ 32 GT/s ໃນເວລາທີ່ສັ້ນທີ່ສຸດ.
ສິ່ງທ້າທາຍດ້ານຮາດແວ
ສິ່ງທ້າທາຍຫຼັກໃນການກະກຽມຜະລິດຕະພັນເພື່ອຮອງຮັບ PCI Express 5.0 ຈະກ່ຽວຂ້ອງກັບຄວາມຍາວຂອງຊ່ອງສັນຍານ. ອັດຕາສັນຍານໄວເທົ່າໃດ, ຄວາມຖີ່ຂອງສັນຍານທີ່ສົ່ງຜ່ານກະດານ PC ກໍ່ຍິ່ງສູງຂຶ້ນເທົ່ານັ້ນ. ຄວາມເສຍຫາຍທາງດ້ານຮ່າງກາຍສອງປະເພດຈຳກັດຂອບເຂດທີ່ວິສະວະກອນສາມາດເຜີຍແຜ່ສັນຍານ PCIe ໄດ້:
· 1. ການຫຼຸດຄວາມອ່ອນໄຫວຂອງຊ່ອງທາງ
· 2. ການສະທ້ອນທີ່ເກີດຂຶ້ນໃນຊ່ອງທາງຍ້ອນຄວາມບໍ່ຕໍ່ເນື່ອງຂອງຄວາມຕ້ານທານໃນໝຸດ, ຕົວເຊື່ອມຕໍ່, ຮູຜ່ານ ແລະ ໂຄງສ້າງອື່ນໆ.
ສະເພາະ PCIe 5.0 ໃຊ້ຊ່ອງທາງທີ່ມີການຫຼຸດຄ່າ -36dB ທີ່ 16 GHz. ຄວາມຖີ່ 16 GHz ເປັນຕົວແທນຂອງຄວາມຖີ່ Nyquist ສຳລັບສັນຍານດິຈິຕອນ 32 GT/s. ຕົວຢ່າງ, ເມື່ອສັນຍານ PCIe5.0 ເລີ່ມຕົ້ນ, ມັນອາດຈະມີແຮງດັນສູງສຸດເຖິງສູງສຸດປົກກະຕິ 800 mV. ຢ່າງໃດກໍຕາມ, ຫຼັງຈາກຜ່ານຊ່ອງທາງ -36dB ທີ່ແນະນຳ, ຄວາມຄ້າຍຄືກັບຕາເປີດຈະສູນເສຍໄປ. ພຽງແຕ່ໂດຍການນຳໃຊ້ການປັບຄວາມສະເໝີພາບໂດຍອີງໃສ່ເຄື່ອງສົ່ງ (ການຫຼຸດຄວາມສຳຄັນ) ແລະ ການປັບຄວາມສະເໝີພາບຂອງເຄື່ອງຮັບ (ການລວມກັນຂອງ CTLE ແລະ DFE) ສັນຍານ PCIe5.0 ສາມາດຜ່ານຊ່ອງທາງລະບົບ ແລະ ຖືກຕີຄວາມໝາຍຢ່າງຖືກຕ້ອງໂດຍເຄື່ອງຮັບ. ຄວາມສູງຂອງຕາຂັ້ນຕ່ຳທີ່ຄາດໄວ້ຂອງສັນຍານ PCIe 5.0 ແມ່ນ 10mV (ຫຼັງການປັບຄວາມສະເໝີພາບ). ເຖິງແມ່ນວ່າມີເຄື່ອງສົ່ງທີ່ມີສັນຍານສັ່ນສະເທືອນຕ່ຳເກືອບສົມບູນແບບ, ການຫຼຸດຄ່າທີ່ສຳຄັນຂອງຊ່ອງທາງຈະຫຼຸດຜ່ອນຄວາມກວ້າງຂອງສັນຍານຈົນເຖິງຈຸດທີ່ຄວາມເສຍຫາຍຂອງສັນຍານປະເພດອື່ນໆທີ່ເກີດຈາກການສະທ້ອນ ແລະ ການສື່ສານຂ້າມສາມາດປິດເພື່ອຟື້ນຟູຕາ.
ເວລາໂພສ: ກໍລະກົດ-06-2023


