ອົງການ PCI-SIG ໄດ້ປະກາດການເປີດຕົວຢ່າງເປັນທາງການຂອງມາດຕະຖານສະເພາະ PCIe 6.0 v1.0, ປະກາດວ່າສໍາເລັດ.
ສືບຕໍ່ການປະຊຸມ, ຄວາມໄວແບນວິດສືບຕໍ່ເພີ່ມຂຶ້ນສອງເທົ່າ, ສູງເຖິງ 128GB/s (unidirectional) ທີ່ x16, ແລະເນື່ອງຈາກເຕັກໂນໂລຊີ PCIe ອະນຸຍາດໃຫ້ການໄຫຼເຂົ້າຂໍ້ມູນແບບສອງທິດທາງເຕັມ, ອັດຕາການສົ່ງຜ່ານສອງທາງແມ່ນ 256GB/s.ອີງຕາມແຜນການ, ຈະມີຕົວຢ່າງການຄ້າ 12 ຫາ 18 ເດືອນຫຼັງຈາກການພິມເຜີຍແຜ່ມາດຕະຖານ, ເຊິ່ງແມ່ນປະມານ 2023, ຄວນຈະຢູ່ໃນເວທີເຊີຟເວີກ່ອນ.PCIe 6.0 ຈະມາໃນທ້າຍປີນີ້ໃນຕອນຕົ້ນໆ, ມີແບນວິດ 256GB/s.
ກັບຄືນໄປບ່ອນເຕັກໂນໂລຢີຂອງມັນເອງ, PCIe 6.0 ຖືວ່າເປັນການປ່ຽນແປງທີ່ໃຫຍ່ທີ່ສຸດໃນປະຫວັດສາດເກືອບ 20 ປີຂອງ PCIe.ເວົ້າຢ່າງເປີດເຜີຍ, PCIe 4.0/5.0 ແມ່ນການດັດແກ້ເລັກນ້ອຍຂອງ 3.0, ເຊັ່ນ: ການເຂົ້າລະຫັດ 128b/130b ໂດຍອີງໃສ່ NRZ (Non-Return-to-Zero).
PCIe 6.0 ປ່ຽນເປັນ PAM4 pulse AM signaling, 1B-1B coding, a single signal can be four encoding states (00/01/10/11), double the previously, allow for up to 30GHz frequency.ຢ່າງໃດກໍຕາມ, ເນື່ອງຈາກວ່າສັນຍານ PAM4 ມີຄວາມອ່ອນແອຫຼາຍກ່ວາ NRZ, ມັນໄດ້ຖືກຕິດຕັ້ງດ້ວຍກົນໄກການແກ້ໄຂຄວາມຜິດພາດຕໍ່ FEC ເພື່ອແກ້ໄຂຄວາມຜິດພາດຂອງສັນຍານໃນການເຊື່ອມຕໍ່ແລະຮັບປະກັນຄວາມສົມບູນຂອງຂໍ້ມູນ.
ນອກເຫນືອຈາກ PAM4 ແລະ FEC, ເຕັກໂນໂລຢີທີ່ສໍາຄັນສຸດທ້າຍໃນ PCIe 6.0 ແມ່ນການນໍາໃຊ້ການເຂົ້າລະຫັດ FLIT (Flow Control Unit) ໃນລະດັບສົມເຫດສົມຜົນ.ໃນຄວາມເປັນຈິງ, PAM4, FLIT ບໍ່ແມ່ນເທກໂນໂລຍີໃຫມ່, ໃນ 200G + ຄວາມໄວສູງສຸດ Ethernet ໄດ້ຖືກນໍາໃຊ້ເປັນເວລາດົນນານ, ເຊິ່ງ PAM4 ລົ້ມເຫລວໃນການສົ່ງເສີມຂະຫນາດໃຫຍ່ຂອງເຫດຜົນແມ່ນວ່າຄ່າໃຊ້ຈ່າຍຊັ້ນທາງດ້ານຮ່າງກາຍແມ່ນສູງເກີນໄປ.
ນອກຈາກນັ້ນ, PCIe 6.0 ຍັງຄົງເຂົ້າກັນໄດ້ກັບຫຼັງ.
PCIe 6.0 ສືບຕໍ່ເພີ່ມແບນວິດ I/O ສອງເທົ່າເປັນ 64GT/s ຕາມປະເພນີ, ເຊິ່ງຖືກນຳໃຊ້ກັບແບນວິດຂອງ PCIe 6.0X1 unidirectional bandwidth 8GB/s, PCIe 6.0×16 unidirectional bandwidth ຂອງ 128GB/s, ແລະ pcie 6.0× 16 ແບນວິດສອງທິດທາງຂອງ 256GB/s.PCIe 4.0 x4 SSDS, ທີ່ຖືກນໍາໃຊ້ຢ່າງກວ້າງຂວາງໃນມື້ນີ້, ພຽງແຕ່ຕ້ອງການ PCIe 6.0 x1 ທີ່ຈະເຮັດມັນ.
PCIe 6.0 ຈະສືບຕໍ່ການເຂົ້າລະຫັດ 128b/130b ທີ່ນໍາສະເຫນີໃນຍຸກຂອງ PCIe 3.0.ນອກເຫນືອຈາກ CRC ຕົ້ນສະບັບ, ມັນເປັນທີ່ຫນ້າສົນໃຈທີ່ສັງເກດວ່າໂປໂຕຄອນຊ່ອງທາງໃຫມ່ຍັງສະຫນັບສະຫນູນການເຂົ້າລະຫັດ PAM-4 ທີ່ໃຊ້ໃນ Ethernet ແລະ GDDR6x, ແທນ PCIe 5.0 NRZ.ຂໍ້ມູນເພີ່ມເຕີມສາມາດຖືກບັນຈຸຢູ່ໃນຊ່ອງດຽວໃນຈໍານວນເວລາດຽວກັນ, ເຊັ່ນດຽວກັນກັບກົນໄກການແກ້ໄຂຄວາມຜິດພາດຂອງຂໍ້ມູນທີ່ມີຄວາມໄວຕ່ໍາທີ່ເອີ້ນວ່າການແກ້ໄຂຄວາມຜິດພາດຕໍ່ຫນ້າ (FEC) ເພື່ອເຮັດໃຫ້ແບນວິດເພີ່ມຂຶ້ນເປັນໄປໄດ້ແລະເຊື່ອຖືໄດ້.
ຫຼາຍຄົນອາດຕັ້ງຄໍາຖາມວ່າ PCIe 3.0 bandwidth ມັກຈະບໍ່ຖືກໃຊ້ຈົນໝົດ, PCIe 6.0 ໃຊ້ຫຍັງ?ເນື່ອງຈາກການເພີ່ມຂື້ນຂອງຄໍາຮ້ອງສະຫມັກທີ່ຫິວໂຫຍຂໍ້ມູນ, ລວມທັງປັນຍາປະດິດ, ຊ່ອງທາງ IO ທີ່ມີອັດຕາການສົ່ງຜ່ານໄວແມ່ນກາຍເປັນຄວາມຕ້ອງການຂອງລູກຄ້າໃນຕະຫຼາດມືອາຊີບ, ແລະແບນວິດສູງຂອງເຕັກໂນໂລຢີ PCIe 6.0 ສາມາດປົດລັອກປະສິດທິພາບຂອງຜະລິດຕະພັນທີ່ຕ້ອງການ IO ສູງ. ແບນວິດລວມທັງເຄື່ອງເລັ່ງ, ການຮຽນຮູ້ເຄື່ອງຈັກແລະຄໍາຮ້ອງສະຫມັກ HPC.PCI-SIG ຍັງຫວັງວ່າຈະໄດ້ຮັບຜົນປະໂຫຍດຈາກອຸດສາຫະກໍາລົດຍົນທີ່ກໍາລັງເຕີບໂຕ, ເຊິ່ງເປັນຈຸດຮ້ອນສໍາລັບ semiconductors, ແລະ PCI-Special Interest Group ໄດ້ສ້າງຕັ້ງກຸ່ມເຮັດວຽກ PCIe Technology ໃຫມ່ເພື່ອສຸມໃສ່ວິທີການເພີ່ມທະວີການຮັບຮອງເອົາເຕັກໂນໂລຊີ PCIe ໃນລົດຍົນ. ອຸດສາຫະກໍາ, ເນື່ອງຈາກວ່າລະບົບນິເວດຄວາມຕ້ອງການເພີ່ມຂຶ້ນຂອງແບນວິດແມ່ນເຫັນໄດ້ຊັດເຈນ.ຢ່າງໃດກໍຕາມ, ເນື່ອງຈາກວ່າອຸປະກອນ microprocessor, GPU, IO ແລະການເກັບຮັກສາຂໍ້ມູນສາມາດເຊື່ອມຕໍ່ກັບຊ່ອງທາງຂໍ້ມູນ, PC ເພື່ອໃຫ້ໄດ້ຮັບການສະຫນັບສະຫນູນຂອງການໂຕ້ຕອບ PCIe 6.0, ຜູ້ຜະລິດເມນບອດຈໍາເປັນຕ້ອງລະມັດລະວັງເປັນພິເສດໃນການຈັດສາຍທີ່ສາມາດຈັດການກັບສັນຍານຄວາມໄວສູງ, ແລະຜູ້ຜະລິດຊິບເຊັດຍັງຈໍາເປັນຕ້ອງໄດ້ກະກຽມທີ່ກ່ຽວຂ້ອງ.ໂຄສົກຂອງ Intel ປະຕິເສດທີ່ຈະເວົ້າວ່າເມື່ອໃດທີ່ການສະຫນັບສະຫນູນ PCIe 6.0 ຈະຖືກເພີ່ມໃສ່ອຸປະກອນ, ແຕ່ຢືນຢັນວ່າຜູ້ບໍລິໂພກ Alder Lake ແລະຝ່າຍເຊີຟເວີ Sapphire Rapids ແລະ Ponte Vecchio ຈະສະຫນັບສະຫນູນ PCIe 5.0.NVIDIA ຍັງປະຕິເສດທີ່ຈະບອກວ່າ PCIe 6.0 ຈະຖືກນໍາສະເຫນີເມື່ອໃດ.ຢ່າງໃດກໍຕາມ, BlueField-3 Dpus ສໍາລັບສູນຂໍ້ມູນແລ້ວສະຫນັບສະຫນູນ PCIe 5.0;PCIe Spec ພຽງແຕ່ກໍານົດຫນ້າທີ່, ການປະຕິບັດ, ແລະພາລາມິເຕີທີ່ຕ້ອງໄດ້ຮັບການປະຕິບັດຢູ່ໃນຊັ້ນທາງດ້ານຮ່າງກາຍ, ແຕ່ບໍ່ໄດ້ກໍານົດວິທີການປະຕິບັດເຫຼົ່ານີ້.ໃນຄໍາສັບຕ່າງໆອື່ນໆ, ຜູ້ຜະລິດສາມາດອອກແບບໂຄງສ້າງຊັ້ນທາງດ້ານຮ່າງກາຍຂອງ PCIe ຕາມຄວາມຕ້ອງການຂອງຕົນເອງແລະເງື່ອນໄຂຕົວຈິງເພື່ອຮັບປະກັນການເຮັດວຽກ!ຜູ້ຜະລິດສາຍສາມາດຫຼິ້ນພື້ນທີ່ຫຼາຍ!
ເວລາປະກາດ: ກໍລະກົດ-04-2023